QnA 게시판
번호 제목 글쓴이 날짜 조회
22 DDRx Differential Clock 분기시에 어떻게 임피던스를 어떻게 하시나요? 댓글+5 최민정 2010.04.30 47
21 SI Team Setup. 관리자 2010.03.22 50
20 TDR에서 이상한 현상 발생 댓글+7 관리자 2010.03.31 50
19 Touchstone SNP의 가지고 와서 netname 보이게 할 수 없남요? 댓글+8 최민정 2010.04.26 50
18 S11과 S21의 Correlation? 댓글+5 델타소년 2012.02.17 50
17 Ground Bounce 댓글+7 관리자 2010.02.08 52
16 Model 추출시 port 제한? 댓글+6 최민정 2010.04.22 52
15 DDR2 Module ODT 사용 관련 및 DDR3 features 댓글+6 대봉도사 2010.10.28 53
14 Power integrity 분석 범위?? 댓글+6 변강쇠 2012.03.21 55
13 Power/GND Z profile? 댓글+13 곰유 2014.02.21 55
12 S-parameter? 댓글+3 관리자 2010.04.01 58
11 Chip + Package Level에서의 SI/PI/EMI 댓글+5 천사 2011.03.12 58
10 PCB에서 PSR or coating 고려해서 sim하시남요? 댓글+11 최민정 2010.06.09 63
9 2.5D EM solver의 limitation. 댓글+7 최민정 2010.04.22 65
8 Z-parameter와 Characteristic impedance 차이 댓글+20 변강쇠 2013.05.27 66
7 T-분기, DDR3 fly-by, ruturn current path 댓글+12 커피프린스1호점0공유 2010.10.20 77
6 DDR에서 ADD, CTRL line에 virtual VTT 댓글+18 변강쇠 2011.02.10 85
5 CPM 추출 조건이 까다롭다는데... 댓글+31 곰유 2012.12.12 86
4 Port수 제한 2 댓글+21 곰탱이 2010.10.01 90
3 HSPICE 사용하시는 분 결과 display는 어떻게들 하시나요? 댓글+28 곰유 2011.02.09 101
카테고리
글이 없습니다.
글이 없습니다.
최근통계
  • 현재 접속자 33 명
  • 오늘 방문자 89 명
  • 어제 방문자 306 명
  • 최대 방문자 966 명
  • 전체 방문자 839,951 명
  • 전체 회원수 401 명
  • 전체 게시물 3,688 개
Facebook Twitter GooglePlus KakaoStory NaverBand